作者:-1????發布時間:2023-02-13 14:27 ????瀏覽次數 :
Page Size, Striping, and Interleaving
邏輯頁面大小的選擇對整體性能有重大影響, 每個小于邏輯頁大小的寫操作都需要read-modify-write操作。當以單位深度(例如,同一die上全部邏輯頁面)運行全塊頁面大?。?56KB)時,TPC-C產生的平均I / O延遲超過20毫秒,比4KB頁面大小可以預期的那樣超過兩個數量級。八個package配置(256KB頁面大小)可以(幾乎沒有)跟上每個SSD 300 IOPS的平均跟蹤速率,但這僅僅是由于SSD中可用的固有并行性。當page-size較小時可以做的更好。4KB的Page size 的TPC-C的平均延遲為200μs,盡管工作負載沒有足夠的事件來測試40,000 IOPS。
前面說到,通過在單個閃存package或die內交錯多個請求,可以提高I / O性能。這個模擬器通過注意當兩個請求在閃存package上排隊時可以考慮交錯,閃存package可以根據硬件約束同時進行。下圖顯示了關于基線配置標準化的I / O速率,并顯示了各種類型的交錯如何改善配置的性能。雖然IOzone和Postmark顯示吞吐量增加,但TPC-C和Exchange不會受益于交錯。對于這兩個工作負載,排隊請求的平均數量(每個閃存package,由DiskSim測量)非常接近于零。沒有排隊,不會發生交錯。IOzone和Postmark具有重要的順序I / O組件。當由于stripe邊界而將大的順序請求分??派給多個package時,發生排隊并且交錯變得有益。有人可能認為TPC-C將以8KB的增量從8KB請求中剝離,從而允許每個請求在package或die級交錯。但是,在這種情況下,將每個請求拆分為并行的4KB請求是優越的。